DCDCコンバータのトランスを扱う上で、考慮すべきものの一つに漏れインダクタンスがあります。これは図1の様に磁束の一部が漏れて相手方のコイルに100％鎖交しない事による現象です。
この漏れインダクタンスはなかなか厄介で、スイッチングで大きな高電圧ノイズを発生させることがあります。この高電圧ノイズをどう抑えるかはまた別な技術日記で書くつもりですが、今回はこの漏れインダクタンスのモデリングについて考えてみましょう。
前回はL1、L2、Mの関係として式1を示しました。これは漏れインダクタンスの全くない理想トランスの場合です。一方漏れインダクタンスがある場合は式2となり係数ｋが登場します。
$$M = \sqrt{L1 \cdot L2}$$
（式1）
$$M’ = k\sqrt{L1 \cdot L2}$$
（式2）
このkですが一般的には0.99～0.999ほどになります。次にkをルート内に取り込み式3とします。その上でこの式をよくよく見ると新たなk’の存在が見えてきます（式4）。そしてそのk’は明らかに1です。この事からL1’、L2’、M’により新たな漏れインダクタンスの無い図2のトランスが得られます。
$$\begin{align}
M’ &= \sqrt{kL1 \cdot kL2} \\[1em]
&= \sqrt{L1′ \cdot L2′}
\end{align}$$
M’ &= \sqrt{kL1 \cdot kL2} \\[1em]
&= \sqrt{L1′ \cdot L2′}
\end{align}$$
（式3）
$$\begin{align}
M’ &= \sqrt{L1′ \cdot L2′} \\[1em]
&= k’\sqrt{L1′ \cdot L2′} \\[0.5em]
k’ &= 1
\end{align}$$
M’ &= \sqrt{L1′ \cdot L2′} \\[1em]
&= k’\sqrt{L1′ \cdot L2′} \\[0.5em]
k’ &= 1
\end{align}$$
（式4）
一方トランスを外部から見ると、依然L1とL2でL1’とL2’ではありません（図3）。そうです。その差こそが漏れインダクタンスであり、漏れインダクタンスを外部化したモデルになるのです。
以上を整理すると図4を得ます。そして漏れインダクタンスは最終的に式5になります。
$$\begin{align}
Ll1 &= L1 – kL1 \\[0.5em]
&= L1(1 – k) \\[1em]
Ll2 &= L2 – kL2 \\[0.5em]
&= L2(1 – k)
\end{align}$$
Ll1 &= L1 – kL1 \\[0.5em]
&= L1(1 – k) \\[1em]
Ll2 &= L2 – kL2 \\[0.5em]
&= L2(1 – k)
\end{align}$$
（式5）